Tipo P (condutor)<\/strong><\/td>\n| Alum\u00ednio (Al) ou Boro (B)<\/td>\n | Varia, normalmente mais alto do que o tipo N para n\u00edveis de dopagem semelhantes, devido \u00e0 menor mobilidade do orif\u00edcio.<\/td>\n | Menos comum para substratos em dispositivos de portadores majorit\u00e1rios, mas pode ser usado para estruturas de dispositivos espec\u00edficos ou como material inicial para determinados processos epitaxiais.<\/td>\n | Alguns dispositivos bipolares (BJTs), projetos de sensores espec\u00edficos, fins de pesquisa.<\/td>\n<\/tr>\n<\/tbody>\n<\/table>\n A escolha do tipo e do grau do pol\u00edmero \u00e9 uma decis\u00e3o fundamental no projeto do dispositivo. Por exemplo, as aplica\u00e7\u00f5es de comuta\u00e7\u00e3o de alta pot\u00eancia usar\u00e3o quase que exclusivamente substratos 4H-SiC do tipo N, enquanto as aplica\u00e7\u00f5es de RF de alta frequ\u00eancia se inclinar\u00e3o para substratos semi-isolantes (geralmente HPSI 4H-SiC ou 6H-SiC de alta qualidade). A densidade de defeitos (micropipes, deslocamentos, falhas de empilhamento) \u00e9 outro par\u00e2metro cr\u00edtico de classifica\u00e7\u00e3o, sendo que as classifica\u00e7\u00f5es principais t\u00eam as menores contagens de defeitos, essenciais para a fabrica\u00e7\u00e3o de dispositivos de alto rendimento e alto desempenho.<\/p>\n 5. Considera\u00e7\u00f5es cr\u00edticas de projeto para o desempenho ideal do substrato de SiC<\/h2>\nProjetar ou selecionar o substrato de SiC correto envolve a considera\u00e7\u00e3o cuidadosa de v\u00e1rios par\u00e2metros que afetam diretamente o crescimento epitaxial subsequente e o desempenho final do dispositivo. Essas considera\u00e7\u00f5es v\u00e3o al\u00e9m da simples escolha de um tipo de pol\u00edmero e grau, aprofundando-se nos detalhes f\u00edsicos e cristalogr\u00e1ficos do wafer.<\/p>\n \n- Frammadur ar Gristal hag Korn Distro-Tro :<\/strong>\n
\n- Normalmente, os substratos de SiC s\u00e3o fornecidos com sua superf\u00edcie cortada alguns graus fora do eixo de um plano cristalogr\u00e1fico prim\u00e1rio (por exemplo, o plano basal (0001)). No caso do 4H-SiC, os \u00e2ngulos de corte comuns s\u00e3o de 4\u00b0 ou 8\u00b0 na dire\u00e7\u00e3o <11-20>.<\/li>\n
- Import\u00e2ncia:<\/strong> Essa desorienta\u00e7\u00e3o intencional \u00e9 fundamental para o crescimento epitaxial de alta qualidade, especialmente para o modo de crescimento em etapas, que ajuda a reduzir a forma\u00e7\u00e3o de certos tipos de defeitos de cristal (como inclus\u00f5es de 3C) na camada epitaxial. A escolha do \u00e2ngulo e da dire\u00e7\u00e3o do corte pode influenciar a incorpora\u00e7\u00e3o de dopagem, a morfologia da superf\u00edcie e a propaga\u00e7\u00e3o de defeitos.<\/li>\n<\/ul>\n<\/li>\n
- Treuzkiz ha tevder:<\/strong>\n
\n- Diameter:<\/strong> Os di\u00e2metros comuns incluem 100 mm (4 polegadas), 150 mm (6 polegadas), com uma transi\u00e7\u00e3o para 200 mm (8 polegadas) em andamento para reduzir o custo por matriz. A escolha geralmente depende dos recursos de processamento e do volume de produ\u00e7\u00e3o da fundi\u00e7\u00e3o.<\/li>\n
- Tevder:<\/strong> A espessura do substrato precisa ser suficiente para oferecer suporte mec\u00e2nico durante o processamento e o manuseio, mas n\u00e3o t\u00e3o espessa a ponto de aumentar desnecessariamente o custo do material ou, no caso de substratos condutores, a resist\u00eancia em s\u00e9rie. As espessuras t\u00edpicas variam de 350 \u00b5m a 500 \u00b5m para wafers de 100 mm e 150 mm. Espessuras personalizadas s\u00e3o frequentemente necess\u00e1rias.<\/li>\n<\/ul>\n<\/li>\n
- Qualidade e prepara\u00e7\u00e3o da superf\u00edcie:<\/strong>\n
\n- Prontid\u00e3o epi:<\/strong> A superf\u00edcie do substrato deve ser excepcionalmente lisa e livre de danos na subsuperf\u00edcie, contaminantes e part\u00edculas para que a epitaxia seja bem-sucedida. Isso geralmente \u00e9 obtido por meio do polimento quimio-mec\u00e2nico (CMP). Uma superf\u00edcie \"epi-ready\" \u00e9 fundamental.<\/li>\n
- Rugosit\u00e9 de surface (Ra) :<\/strong> Normalmente especificado na faixa de angstrom (por exemplo, Ra < 0,5 nm ou mesmo < 0,2 nm).<\/li>\n
- Arranh\u00f5es, manchas e part\u00edculas:<\/strong> Limites r\u00edgidos s\u00e3o impostos \u00e0 presen\u00e7a de qualquer defeito vis\u00edvel na superf\u00edcie.<\/li>\n<\/ul>\n<\/li>\n
- Stankter Diforc'hio\u00f9 :<\/strong> Este \u00e9 um dos par\u00e2metros mais cr\u00edticos.\n
\n- Stankter Mikropipo\u00f9 (SMP):<\/strong> Os micropipes s\u00e3o deslocamentos de parafuso de n\u00facleo oco que se propagam do substrato para a camada epitaxial, atuando como defeitos fatais para a maioria dos dispositivos. Normalmente, o MPD \u00e9 especificado como < 1 cm-2<\/sup> para os principais graus, com os avan\u00e7os avan\u00e7ando em dire\u00e7\u00e3o a wafers sem microtubos.<\/li>\n
- Densidade de Deslocamento do Plano Basal (BPD):<\/strong> As BPDs no substrato podem levar a falhas de empilhamento na camada epitaxial, o que prejudica o desempenho do dispositivo, principalmente para dispositivos bipolares, causando Vf<\/sub> em diodos PiN.<\/li>\n
- Deslocamentos de Parafuso de Rosqueamento (TSD) e Deslocamentos de Borda de Rosqueamento (TED):<\/strong> Isso tamb\u00e9m afeta o desempenho e a confiabilidade do dispositivo.<\/li>\n
- A baixa densidade de defeitos \u00e9 fundamental para alcan\u00e7ar altos rendimentos de dispositivos, especialmente para dispositivos de grande \u00e1rea.<\/li>\n<\/ul>\n<\/li>\n
- Uniformidade da Resistividade:<\/strong> Para substratos condutores, a resistividade uniforme em todo o wafer \u00e9 importante para obter caracter\u00edsticas consistentes do dispositivo. Para substratos semi-isolantes, \u00e9 fundamental manter a alta resistividade de maneira uniforme.<\/li>\n
- Curvatura e Empenamento:<\/strong> Esses par\u00e2metros descrevem o desvio da superf\u00edcie do wafer em rela\u00e7\u00e3o a um plano ideal. O excesso de curvatura ou deforma\u00e7\u00e3o pode causar problemas na fotolitografia, epitaxia e outras etapas de processamento. As especifica\u00e7\u00f5es normalmente limitam o arco a < 30-50 \u00b5m e a deforma\u00e7\u00e3o a < 50-70 \u00b5m, dependendo do di\u00e2metro.<\/li>\n
- Variation totale de l'\u00e9paisseur (TTV) :<\/strong> A diferen\u00e7a entre as espessuras m\u00e1xima e m\u00ednima no wafer. O controle rigoroso do TTV \u00e9 essencial para o processamento uniforme.<\/li>\n
- Exclus\u00e3o de Borda:<\/strong> Uma \u00e1rea espec\u00edfica em torno do per\u00edmetro do wafer (por exemplo, de 3 a 5 mm) que pode n\u00e3o atender a todas as especifica\u00e7\u00f5es de qualidade principal. A minimiza\u00e7\u00e3o dessa \u00e1rea maximiza a matriz utiliz\u00e1vel por wafer.<\/li>\n
- Marcas de identifica\u00e7\u00e3o:<\/strong> As marcas de identifica\u00e7\u00e3o gravadas a laser (padr\u00e3o SEMI) s\u00e3o usadas para a rastreabilidade do wafer. A qualidade e o posicionamento dessas marcas s\u00e3o importantes.<\/li>\n<\/ul>\n
A especifica\u00e7\u00e3o cuidadosa desses par\u00e2metros de projeto, em consulta com um fornecedor de substrato de SiC experiente, \u00e9 essencial para garantir que o substrato seja otimizado para a estrutura do dispositivo e o processo de fabrica\u00e7\u00e3o pretendidos, o que, em \u00faltima an\u00e1lise, leva a produtos finais mais confi\u00e1veis e de melhor desempenho.<\/p>\n 6. Alcan\u00e7ando a precis\u00e3o: Toler\u00e2ncia, acabamento de superf\u00edcie & exatid\u00e3o dimensional em substratos de SiC<\/h2>\nA jornada de um boule de SiC bruto at\u00e9 um substrato de alto desempenho envolve uma s\u00e9rie de processos complexos de modelagem, usinagem e acabamento. A obten\u00e7\u00e3o de toler\u00e2ncias rigorosas, um acabamento impec\u00e1vel da superf\u00edcie e uma precis\u00e3o dimensional precisa s\u00e3o fundamentais para a fabrica\u00e7\u00e3o bem-sucedida de dispositivos semicondutores avan\u00e7ados. Esses fatores influenciam diretamente a qualidade da camada epitaxial, a resolu\u00e7\u00e3o fotolitogr\u00e1fica e o rendimento geral do dispositivo.<\/p>\n Par\u00e2metros Chave e Especifica\u00e7\u00f5es Ating\u00edveis:<\/strong><\/p>\n\n- Toler\u00e2ncia de di\u00e2metro:<\/strong>\n
\n- Garante que os wafers se encaixem corretamente no equipamento de processamento.<\/li>\n
- Toler\u00e2ncia t\u00edpica: \u00b10,1 mm a \u00b10,2 mm do di\u00e2metro nominal (por exemplo, 100 mm, 150 mm).<\/li>\n<\/ul>\n<\/li>\n
- Toler\u00e2ncia de espessura:<\/strong>\n
\n- Crucial para propriedades t\u00e9rmicas e el\u00e9tricas consistentes e para o manuseio mec\u00e2nico.<\/li>\n
- Toler\u00e2ncia t\u00edpica: \u00b110\u00b5m a \u00b125\u00b5m da espessura nominal (por exemplo, 350\u00b5m, 500\u00b5m).<\/li>\n<\/ul>\n<\/li>\n
- Variation totale de l'\u00e9paisseur (TTV) :<\/strong>\n
\n- Mede a uniformidade da espessura em todo o wafer. Essencial para o crescimento epitaxial uniforme e para os processos de planariza\u00e7\u00e3o.<\/li>\n
- Valores alcan\u00e7\u00e1veis: < 10\u00b5m, com classes premium visando < 5\u00b5m.<\/li>\n<\/ul>\n<\/li>\n
- Curvatura:<\/strong>\n
\n- A concavidade ou convexidade da superf\u00edcie mediana de um wafer livre e sem grampos. Afeta o foco da litografia.<\/li>\n
- Valores alcan\u00e7\u00e1veis: Normalmente < 30\u00b5m, com especifica\u00e7\u00f5es mais r\u00edgidas para di\u00e2metros maiores ou aplica\u00e7\u00f5es exigentes.<\/li>\n<\/ul>\n<\/li>\n
- Empenamento:<\/strong>\n
\n- A diferen\u00e7a entre as dist\u00e2ncias m\u00e1xima e m\u00ednima da superf\u00edcie mediana em rela\u00e7\u00e3o a um plano de refer\u00eancia. Indica o nivelamento geral do wafer. Afeta a fixa\u00e7\u00e3o e o manuseio.<\/li>\n
- Valores alcan\u00e7\u00e1veis: Tipicamente < 40\u00b5m.<\/li>\n<\/ul>\n<\/li>\n
- Rugosidade da superf\u00edcie (por exemplo, Ra, Rms, Rq):<\/strong>\n
\n- Si-face (lado polon\u00eas):<\/strong> Essa \u00e9 a superf\u00edcie cr\u00edtica para o crescimento epitaxial. Ela deve ser atomicamente lisa.\n
\n- Ra alcan\u00e7\u00e1vel: < 0,5 nm, geralmente < 0,2 nm ap\u00f3s o polimento qu\u00edmico-mec\u00e2nico (CMP). Algumas especifica\u00e7\u00f5es exigem < 0,1 nm.<\/li>\n<\/ul>\n<\/li>\n
- Face C (lado posterior):<\/strong> Normalmente retificado ou lapidado, tamb\u00e9m pode ser polido, dependendo da aplica\u00e7\u00e3o (por exemplo, para wafers polidos de dupla face ou requisitos espec\u00edficos de contato t\u00e9rmico). A rugosidade \u00e9 geralmente maior do que a da face Si.<\/li>\n<\/ul>\n<\/li>\n
- Perfil da borda e lascas:<\/strong>\n
\n- Normalmente, os wafers t\u00eam uma borda arredondada ou chanfrada para evitar lascas durante o manuseio e o processamento. O perfil deve ser consistente.<\/li>\n
- Limites r\u00edgidos no tamanho e no n\u00famero de chips de borda.<\/li>\n<\/ul>\n<\/li>\n
- Orienta\u00e7\u00e3o plana ou com entalhe Precis\u00e3o:<\/strong>\n
\n- Os planos (para di\u00e2metros menores) ou entalhes (para di\u00e2metros maiores, por exemplo, padr\u00e3o SEMI) s\u00e3o usados para orientar o wafer no equipamento de processamento e indicar a orienta\u00e7\u00e3o cristalogr\u00e1fica.<\/li>\n
- A toler\u00e2ncia angular e de comprimento desses recursos \u00e9 fundamental. Por exemplo, a toler\u00e2ncia de comprimento plano pode ser de \u00b11 mm e a toler\u00e2ncia de orienta\u00e7\u00e3o angular de \u00b10,5\u00b0.<\/li>\n<\/ul>\n<\/li>\n
- Nivelamento do local (por exemplo, STIR - Leitura Indicada Total do Local):<\/strong>\n
\n- Mede a planicidade em \u00e1reas localizadas (sites) onde as matrizes individuais ser\u00e3o fabricadas. Extremamente importante para a litografia de linha fina.<\/li>\n
- Os valores alcan\u00e7\u00e1veis dependem do tamanho do local, mas podem ser submicr\u00f4nicos.<\/li>\n<\/ul>\n<\/li>\n
- Diforc'hio\u00f9 Gorre:<\/strong>\n
\n- As especifica\u00e7\u00f5es limitar\u00e3o o n\u00famero e o tamanho de arranh\u00f5es, buracos, manchas, part\u00edculas e outros defeitos visuais na superf\u00edcie polida. Os sistemas de inspe\u00e7\u00e3o automatizados s\u00e3o usados para quantifica\u00e7\u00e3o.<\/li>\n
- Os danos \u00e0 subsuperf\u00edcie causados por esmerilhamento e lapida\u00e7\u00e3o devem ser completamente removidos pelo processo CMP.<\/li>\n<\/ul>\n<\/li>\n<\/ul>\n
Tabela 2: Especifica\u00e7\u00f5es t\u00edpicas de acabamento dimensional e de superf\u00edcie para substratos de SiC Prime<\/strong><\/p>\n\n\n\n| Parametr<\/th>\n | Especifica\u00e7\u00e3o t\u00edpica (exemplo de 4H-SiC tipo N de 150 mm)<\/th>\n<\/tr>\n<\/thead>\n | \n\n| Diameter<\/td>\n | 150 mm \u00b1 0,2 mm<\/td>\n<\/tr>\n | \n| Tevder<\/td>\n | 350\u00b5m \u00b1 15\u00b5m ou 500\u00b5m \u00b1 20\u00b5m<\/td>\n<\/tr>\n | \n| Orienta\u00e7\u00e3o prim\u00e1ria plana\/entalhada<\/td>\n | Perpendicular a <11-20> \u00b1 0,5\u00b0 (ou outra dire\u00e7\u00e3o especificada)<\/td>\n<\/tr>\n | \n| \u00c2ngulo de corte<\/td>\n | 4.0\u00b0 \u00b1 0,25\u00b0 (na dire\u00e7\u00e3o especificada)<\/td>\n<\/tr>\n | \n| TTV<\/td>\n | < 10\u00b5m (geralmente < 5\u00b5m para premium)<\/td>\n<\/tr>\n | \n| Stouadur<\/td>\n | < 30\u00b5m<\/td>\n<\/tr>\n | \n| Kinkadur<\/td>\n | < 40\u00b5m<\/td>\n<\/tr>\n | \n| Rugosidade da superf\u00edcie da face de Si (Ra)<\/td>\n | < 0,2 nm<\/td>\n<\/tr>\n | \n| Stankder Mikropipo\u00f9 (SMP)<\/td>\n | < 0,5 cm-2<\/sup> (ou especificado por s\u00e9rie)<\/td>\n<\/tr>\n\n| Exclus\u00e3o de bordas<\/td>\n | 3 mm<\/td>\n<\/tr>\n<\/tbody>\n<\/table>\n Atingir essas especifica\u00e7\u00f5es rigorosas exige equipamentos de metrologia sofisticados e um controle de processo robusto em toda a cadeia de fabrica\u00e7\u00e3o do substrato. Para os gerentes de compras e compradores t\u00e9cnicos, \u00e9 essencial definir claramente esses requisitos com o fornecedor para garantir que os substratos atendam \u00e0s demandas de suas linhas de fabrica\u00e7\u00e3o e projetos de dispositivos espec\u00edficos.<\/p>\n 7. Necessidades essenciais de p\u00f3s-processamento para substratos de SiC de alta qualidade<\/h2>\nAp\u00f3s o fatiamento inicial dos boules de SiC e a modelagem prim\u00e1ria (retifica\u00e7\u00e3o e lapida\u00e7\u00e3o) dos wafers, s\u00e3o necess\u00e1rias v\u00e1rias etapas cr\u00edticas de p\u00f3s-processamento para transform\u00e1-los em substratos de alta qualidade, \"epi-ready\". Essas etapas s\u00e3o projetadas para obter o rigoroso acabamento superficial, a limpeza e as toler\u00e2ncias dimensionais necess\u00e1rias para o crescimento epitaxial bem-sucedido e a fabrica\u00e7\u00e3o de dispositivos.<\/p>\n Os principais est\u00e1gios de p\u00f3s-processamento incluem:<\/p>\n \n- Lufra\u00f1 Kimiek Mekanikel (CMP):<\/strong>\n
\n- Essa \u00e9, sem d\u00favida, a etapa mais importante do p\u00f3s-processamento para obter uma superf\u00edcie atomicamente lisa e sem danos na face Si (e, \u00e0s vezes, na face C) do substrato de SiC.<\/li>\n
- A CMP envolve o polimento do wafer usando uma pasta qu\u00edmica (contendo part\u00edculas abrasivas e produtos qu\u00edmicos reativos) e uma almofada de polimento. O processo combina abras\u00e3o mec\u00e2nica com grava\u00e7\u00e3o qu\u00edmica para remover o material.<\/li>\n
- Objetivo:<\/strong> Para eliminar danos na subsuperf\u00edcie induzidos por lixamento e lapida\u00e7\u00e3o anteriores, reduza a rugosidade da superf\u00edcie a n\u00edveis de angstrom (por exemplo, Ra < 0,2 nm) e obtenha excelente planaridade da superf\u00edcie.<\/li>\n
- V\u00e1rias etapas de CMP com diferentes pastas e almofadas podem ser usadas para obter o acabamento final desejado.<\/li>\n<\/ul>\n<\/li>\n
- Pr\u00f3isis Ghlantach\u00e1in Ard:<\/strong>\n
\n- Ap\u00f3s a CMP e outras etapas de manuseio, os substratos devem passar por uma limpeza rigorosa para remover quaisquer part\u00edculas residuais de lama, contaminantes met\u00e1licos, res\u00edduos org\u00e2nicos e outras impurezas.<\/li>\n
- As sequ\u00eancias de limpeza geralmente envolvem v\u00e1rias etapas, incluindo:\n
\n- Limpeza com solvente (por exemplo, com acetona, IPA).<\/li>\n
- Solu\u00e7\u00f5es \u00e1cidas (por exemplo, Piranha etch (H2<\/sub>SO4<\/sub> + H2<\/sub>O2<\/sub>), SC-2 (HCl + H2<\/sub>O2<\/sub> + H2<\/sub>O)) para remover contaminantes org\u00e2nicos e met\u00e1licos.<\/li>\n
- Solu\u00e7\u00f5es alcalinas (por exemplo, SC-1 (NH4<\/sub>OH + H2<\/sub>O2<\/sub> + H2<\/sub>O)) para remover as part\u00edculas.<\/li>\n
- Enx\u00e1gue e secagem com \u00e1gua DI (por exemplo, secagem com enx\u00e1gue por centrifuga\u00e7\u00e3o, secagem Marangoni).<\/li>\n<\/ul>\n<\/li>\n
- O objetivo \u00e9 obter uma superf\u00edcie atomicamente limpa e livre de part\u00edculas, geralmente verificada por t\u00e9cnicas como a Light Scattering Surface Inspection.<\/li>\n<\/ul>\n<\/li>\n
- Inspe\u00e7\u00e3o de superf\u00edcie e metrologia:<\/strong>\n
\n- Durante e ap\u00f3s o p\u00f3s-processamento, s\u00e3o realizadas inspe\u00e7\u00e3o e metrologia abrangentes.<\/li>\n
- Scanners de superf\u00edcie automatizados:<\/strong> Ferramentas como o KLA-Tencor Candela ou o Surfscan s\u00e3o usadas para detectar e mapear part\u00edculas, arranh\u00f5es, buracos e outros defeitos de superf\u00edcie com alta sensibilidade.<\/li>\n
- Mikroskopiezh Nerzh Atomek (MNA):<\/strong> Usado para quantificar a rugosidade da superf\u00edcie em nanoescala e a morfologia da superf\u00edcie da imagem.<\/li>\n
- Difra\u00e7\u00e3o de raios X (XRD) \/ Topografia de raios X (XRT):<\/strong> Para verificar a orienta\u00e7\u00e3o do cristal, o \u00e2ngulo de corte e avaliar a qualidade cristalina (por exemplo, densidade de defeitos, tens\u00e3o).<\/li>\n
- Microscopia \u00f3ptica:<\/strong> Para inspe\u00e7\u00e3o visual de defeitos, qualidade da borda e marcas de laser.<\/li>\n
- Espessura, TTV, arco, sistemas de medi\u00e7\u00e3o de urdidura:<\/strong> Para garantir que os par\u00e2metros dimensionais estejam dentro das especifica\u00e7\u00f5es.<\/li>\n<\/ul>\n<\/li>\n
- Processamento do verso (opcional, mas comum):<\/strong>\n
\n- Embora a parte frontal (Si-face) receba a maior parte da aten\u00e7\u00e3o, a parte traseira (C-face) tamb\u00e9m pode passar por um processamento espec\u00edfico.<\/li>\n
- Esmerilhamento\/lapida\u00e7\u00e3o da parte traseira:<\/strong> Para atingir a espessura desejada e melhorar o paralelismo da parte traseira.<\/li>\n
- Polimento da parte traseira:<\/strong> Para aplica\u00e7\u00f5es que exigem wafers com polimento de dupla face (DSP) ou contato t\u00e9rmico aprimorado.<\/li>\n
- Metaliza\u00e7\u00e3o da Parte Traseira:<\/strong> Em alguns casos, uma camada de metal (por exemplo, Ti\/Ni\/Ag) pode ser depositada na parte traseira de substratos condutores para facilitar a forma\u00e7\u00e3o de contato \u00f4hmico ou melhorar a fixa\u00e7\u00e3o da matriz durante o empacotamento do dispositivo. Normalmente, isso \u00e9 feito pelo fabricante do dispositivo, mas \u00e0s vezes pode ser oferecido como um servi\u00e7o em n\u00edvel de substrato.<\/li>\n<\/ul>\n<\/li>\n
- Marca\u00e7\u00e3o a laser:<\/strong>\n
\n- As marcas a laser padr\u00e3o SEMI ou personalizadas s\u00e3o aplicadas ao wafer (normalmente na zona de exclus\u00e3o da borda traseira ou frontal) para identifica\u00e7\u00e3o e rastreabilidade durante todo o processo de fabrica\u00e7\u00e3o. O processo de marca\u00e7\u00e3o deve ser limpo e n\u00e3o induzir estresse ou part\u00edculas.<\/li>\n<\/ul>\n<\/li>\n
- Perfilamento de bordas\/chanfragem:<\/strong>\n
\n- Garante bordas suaves e arredondadas para minimizar o lascamento durante o manuseio e o processamento, o que pode ser uma fonte de gera\u00e7\u00e3o de part\u00edculas.<\/li>\n<\/ul>\n<\/li>\n
- Limpeza final e embalagem:<\/strong>\n
\n- Uma etapa final de limpeza \u00e9 realizada antes de embalar os substratos em sp
","protected":false},"excerpt":{"rendered":"Substratos de SiC: A Base para Tecnologia Avan\u00e7ada No cen\u00e1rio em r\u00e1pida evolu\u00e7\u00e3o da tecnologia avan\u00e7ada, a demanda por materiais que possam suportar condi\u00e7\u00f5es extremas e oferecer desempenho superior \u00e9 fundamental. Os substratos de carboneto de sil\u00edcio (SiC) surgiram como um material essencial, particularmente em ind\u00fastrias que ultrapassam os limites da inova\u00e7\u00e3o. De eletr\u00f4nicos de alta pot\u00eancia a aeroespacial de ponta\u2026<\/p>","protected":false},"author":3,"featured_media":2345,"comment_status":"open","ping_status":"open","sticky":false,"template":"","format":"standard","meta":{"_acf_changed":false,"_gspb_post_css":"","_kad_blocks_custom_css":"","_kad_blocks_head_custom_js":"","_kad_blocks_body_custom_js":"","_kad_blocks_footer_custom_js":"","_kad_post_transparent":"","_kad_post_title":"","_kad_post_layout":"","_kad_post_sidebar_id":"","_kad_post_content_style":"","_kad_post_vertical_padding":"","_kad_post_feature":"","_kad_post_feature_position":"","_kad_post_header":false,"_kad_post_footer":false,"_kad_post_classname":"","footnotes":""},"categories":[1],"tags":[],"class_list":["post-2530","post","type-post","status-publish","format-standard","has-post-thumbnail","hentry","category-uncategorized"],"acf":{"en_gb-title":"","en_gb-meta":"","ja-title":"","ja-meta":"","ja-content":"","ko-title":"","ko-meta":"","ko-content":"","nl-title":"","nl-meta":"","nl-content":"","es-title":"","es-meta":"","es-content":"","ru-title":"","ru-meta":"","ru-content":"","tr-title":"","tr-meta":"","tr-content":"","pl-title":"","pl-meta":"","pl-content":"","pt-title":"","pt-meta":"","pt-content":"","de-title":"","de-meta":"","de-content":"","fr-title":"","fr-meta":"","fr-content":""},"taxonomy_info":{"category":[{"value":1,"label":"Uncategorized"}]},"featured_image_src_large":["https:\/\/sicarbtech.com\/wp-content\/uploads\/2025\/05\/Custom-Silicon-Carbide-Products-7_1-1.jpg",1024,1024,false],"author_info":{"display_name":"yiyunyinglucky","author_link":"https:\/\/sicarbtech.com\/pt\/author\/yiyunyinglucky\/"},"comment_info":14,"category_info":[{"term_id":1,"name":"Uncategorized","slug":"uncategorized","term_group":0,"term_taxonomy_id":1,"taxonomy":"category","description":"","parent":0,"count":794,"filter":"raw","cat_ID":1,"category_count":794,"category_description":"","cat_name":"Uncategorized","category_nicename":"uncategorized","category_parent":0}],"tag_info":false,"_links":{"self":[{"href":"https:\/\/sicarbtech.com\/pt\/wp-json\/wp\/v2\/posts\/2530","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/sicarbtech.com\/pt\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/sicarbtech.com\/pt\/wp-json\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/sicarbtech.com\/pt\/wp-json\/wp\/v2\/users\/3"}],"replies":[{"embeddable":true,"href":"https:\/\/sicarbtech.com\/pt\/wp-json\/wp\/v2\/comments?post=2530"}],"version-history":[{"count":2,"href":"https:\/\/sicarbtech.com\/pt\/wp-json\/wp\/v2\/posts\/2530\/revisions"}],"predecessor-version":[{"id":4945,"href":"https:\/\/sicarbtech.com\/pt\/wp-json\/wp\/v2\/posts\/2530\/revisions\/4945"}],"wp:featuredmedia":[{"embeddable":true,"href":"https:\/\/sicarbtech.com\/pt\/wp-json\/wp\/v2\/media\/2345"}],"wp:attachment":[{"href":"https:\/\/sicarbtech.com\/pt\/wp-json\/wp\/v2\/media?parent=2530"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/sicarbtech.com\/pt\/wp-json\/wp\/v2\/categories?post=2530"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/sicarbtech.com\/pt\/wp-json\/wp\/v2\/tags?post=2530"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}} | | |