Prezentare generală a produsului și relevanța pe piața din 2025

Máquinas integradas de corte e desbaste de wafers projetadas para carboneto de silício (SiC) permitem a preparação precisa do back-end-of-line (BEOL) — retificação traseira, alívio de tensão, polimento e corte de baixo chip — para que os wafers estejam prontos para metalização traseira, desempenho do dispositivo dependente do desbaste e singulação de matriz de alto rendimento. Para o ecossistema de eletrônica de potência em aceleração do Paquistão, fornecendo PCS do sistema de armazenamento de energia da bateria (BESS), inversores MV e acionamentos industriais, essas ferramentas encurtam o tempo de lançamento no mercado, elevam o rendimento do dispositivo e apoiam as metas de localização.

A dureza e fragilidade do SiC (Mohs ~9,5) tornam o processamento mecânico desafiador. O desbaste e corte inadequados induzem microfissuras e lascas que degradam a tensão de ruptura, aumentam o vazamento e diminuem a confiabilidade do módulo — especialmente sob ambiente de 45–50°C, poeira e vibração comuns nas instalações têxteis, cimento e aço instalações. Uma linha integrada com moagem/polimento adaptável, químicas de alívio de tensão, escrita a laser/stealth e corte de lâmina ou híbrido mantém a integridade da borda alta e a contaminação de partículas baixa, fornecendo matriz adequada para fixação por sinterização Ag e substratos cerâmicos de alta condutividade térmica (Si3N4/AlN).

Em 2025, à medida que o Paquistão visa 3–5 GWh de novo armazenamento de energia e eletrificação industrial mais profunda, o acesso local à preparação e singulação de wafers SiC aumenta a resiliência do fornecimento, reduz os prazos de entrega de importação

Specificații tehnice și caracteristici avansate

• Ùrachadh agus rèidh
• Raon tiughad cùl-ghrinn: sìos gu 150–350 µm àbhaisteach airson wafers 150/200 mm; luchd-giùlain adhartach airson targaidean ultra-tana
• Atharrachadh tiughad iomlan (TTV): ≤±3–5 µm (an dèidh snasadh); smachd bogha/saobhadh wafer tro chucks le teòthachd seasmhach
• Garbhachd uachdar: post-CMP/snasadh Ra ≤ 5–10 nm gus adhesion meatailt cùil agus conaltradh teirmeach a bharrachadh
• Ionracas oir agus smachd milleadh
• Pròiseasan faochadh cuideam: grinneachadh grinn + CMP le slurries seilbhe gus milleadh fo-uachdar (SSD) a thoirt air falbh
• Oir cruinn agus snasadh bevel gus casg a chuir air toiseach sgàineadh aig àm singulation agus co-chruinneachadh modal
• Sùbailteachd dicing
• Sgrìobadh laser stealth (infridhearg) gus milleadh uachdar a lughdachadh agus an uairsin dealachadh lann no stealth-a-mhàin
• Dicing lann le lannan ultra-tana (20–40 µm kerf), ìrean biadhaidh as fheàrr, agus lìbhrigeadh fuarachaidh
• Sgioblachadh àbhaisteach: ≤3–5 µm air oirean àrda/ìosal; gineadh ìosal de ghràinean le nighe/tiormachadh gnìomhach
• Metrologia e SPC
• Tiughad in-loidhne, TTV, agus mapaigeadh bogha; sgrùdadh oir optigeach; tomhas sgioblachaidh le mion-sgrùdadh ìomhaigh fèin-ghluasadach
• Cunntairean gràinean agus sgrùdaidhean glainead post-dice co-chòrdail ri riatanasan adhesion meatailt cùil
• fèin-ghluasad agus smachd truailleadh
• Làimhseachadh FOUP/SMIF; Sònaichean glan ISO 5–7; HEPA downflow; ath-thogail agus sìoladh uisge DI
• Ceangal SECS/GEM, OPC-UA; smachd reasabaidh/tionndaidh agus sloinntearachd lot
• Biztonság és EHS
• Eadar-ghlasan sàbhailteachd clas laser; sgrùdadh fuarachaidh/ceimigeach; stad èiginn; ruigsinneachd cumail suas ergonomic

Sealladh coimeasach: SiC Thinning/Dicing aonaichte an aghaidh Loidhnichean Silicon àbhaisteach

Criteriu	Innealan gearraidh & tanaidh wafer SiC aonaichte	Innealan àbhaisteach le fòcas silicon
Sgioblachadh oir air SiC	≤3–5 µm le stealth + lann as fheàrr	>10 µm àbhaisteach; cunnart sgàineadh nas àirde
Toirt air falbh milleadh fo-uachdar	SiC sònraichte faochadh cuideam agus CMP	Earranta; tha SSD nas àirde fhathast
TTV agus smachd bogha	Smachd teann le chucks le teòthachd seasmhach	Nas lugha de bhuaidh airson SiC cruaidh, brisg
Preparação para metalização traseira	Ra ≤ 5–10 nm; ceimigeachd uachdar glan	Feumar ath-obair a bharrachd gu tric
Buaidh toradh agus earbsachd	Toradh bàs nas àirde; nas fheàrr BV agus aoidionachd	Cunnart tuiteam a-mach agus raon nas motha

Vantaggi chiave e benefici comprovati con citazione di esperti

• Toradh inneal agus earbsachd nas àirde: Bidh tanaachadh Ìosal-SSD agus dicing le chip ìosal a’ gleidheadh roinnean drif agus ionracas crìochnachaidh, a’ teannachadh sgaoilidhean bholtachd briseadh (BV) agus a’ lughdachadh aoidionachd.
• Deisealachd pròiseas meatailt cùil: Bidh garbhachd fo smachd agus uachdar glan a’ leasachadh adhesion meatailt agus cunbhalachd slighe teirmeach, a’ toirt taic do cheangal Ag-sinter agus MTBF àrd.
• Ionadachadh agus astar: Bidh ullachadh wafer sa chùis-lagha a’ gearradh cunnart logistics, a’ toirt taic do thionndaidhean innleadaireachd luath, agus a’ co-thaobhadh ri amasan ùrachadh gnìomhachais Pacastan.

Perspectiva do especialista:
“SiC’s mechanical hardness and brittleness demand specialized thinning and dicing strategies; controlling sub-surface damage and edge chipping is critical for high-voltage device yield and reliability.” — IEEE Transactions on Electron Devices, SiC back-end processing insights (https://ieeexplore.ieee.org)

Aplicații din lumea reală și povești de succes măsurabile

• Loidhne MOSFET 150 mm airson innealan 1200 V: Bha gluasad gu sgrìob stealth + dicing lann le CMP as fheàrr a’ lughdachadh sgioblachadh oir cuibheasach bho ~9 µm gu ~3 µm agus a’ lughdachadh tuiteam a-mach deuchainn co-cheangailte ri aoidionachd le ~35%. Leasaich èifeachdas PCS sìos an abhainn ann an cleachdadh Punjab le ~0.4–0.6% mar thoradh air sgaoilidhean inneal nas teinne.
• Diodes JBS 1700 V airson draibhearan gnìomhachais: Bha TTV air a theannachadh gu ±3 µm agus Ra cùil ~7 nm a’ leasachadh adhesion meatailt cùil; thuit ìre tilleadh raon airson fàilligidhean co-cheangailte ri aoidionachd le >30% thairis air muilnean aodach Sindh.
• Deisealachd pìleat 200 mm: Loidhne aonaichte air a uidheamachadh airson luchd-giùlain 200 mm agus bha fuarachadh chuck a’ seasmhachadh bogha/saobhadh, a’ comasachadh demos wafer tùsail airson innealan inverter MV le cunbhalachd BV cunbhalach agus sgaoileadh bin air a lughdachadh le ~45%.

Considerații privind selecția și întreținerea

• Dealbhadh reasabaidh pròiseas
• Tagh grind ioma-cheum (garbh → grinn) agus an uairsin CMP gus SSD a lughdachadh; dearbhaich le earrann tarsainn agus micro-Raman/PL far a bheil sin iomchaidh.
• Suidhich seòrsa lann, ìre biadhaidh, agus ceimigeachd fuarachaidh; ma tha thu a’ cleachdadh stealth, dèan an doimhneachd sgrìob as fheàrr an coimeas ri leud sràide agus tiughad wafer.
• Metrologia e SPC
• Cum sùil air TTV, Ra, histograms sgioblachaidh, agus cunntasan gràinean lot-by-lot; cleachd crìochan smachd le innealan-rabhaidh fèin-ghluasadach.
• Dèan sgrùdadh air oirean tro optics àrd-rùn; co-cheangail sgioblachadh le sgaoileadh aoidionachd/BV inneal airson fios air ais.
• Riaghladh stuthan a ghabhas ithe
• Cùm logaichean beatha lann, sìoladh slurry, agus càileachd uisge DI; planaidh a bharrachd airson lasers, optics, agus chucks.
• Glainead agus sàbhailteachd
• Dèan cinnteach gu bheil glan/tioram post-dice làidir; sùil air fuigheall a dh’ fhaodadh bacadh a chur air metallization cùil no sintering.
• Cum ri SOPs sàbhailteachd laser agus làimhseachadh ceimigeach; thoir seachad trèanadh gnìomhaiche.
• Amalachadh le suas an abhainn/sìos an abhainn
• Co-thaobhadh le stiùireadh rèidh epitaxy, planaichean cuir a-steach/anneal, agus stàilichean meatailt cùil; dèan cinnteach gu bheil co-chòrdalachd giùlain agus specs warpage.

Factori de succes în industrie și mărturii ale clienților

• Tha dlùth cho-obrachadh eadar sgiobaidhean inneal, pròiseas, agus pacadh riatanach - tha ionracas oir agus TTV a’ toirt buaidh dhìreach air toradh ceangail Ag-sinter agus an aghaidh teirmeach modal.
• Bidh lùban fios air ais stèidhichte air dàta (SPC gu KPIs deuchainn dealain) a’ gearradh ath-obair agus a’ seasmhachadh clàran-ama.

Feedback de la clienți:
“Lùghdaich an loidhne tanaidh SiC aonaichte agus dicing stealth ar tuiteam a-mach aoidionachd agus rinn e adhesion meatailt cùil cunbhalach. Chaidh na modalan PCS againn seachad air deuchainnean teirmeach agus griod air a’ chiad ruith.” - Manaidsear Obrachaidh, com-pàirtiche fab inneal stèidhichte ann am Pacastan

Inovații viitoare și tendințe de piață

• Deisealachd SiC 200 mm le cuibhlichean grind adhartach, fuarachadh chuck leasaichte, agus gleusadh reasabaidh le AI
• Teicneòlasan laser hybrid (femtosecond ultrafast) gus tuilleadh casg a chuir air microcracks
• Lorg sgàineadh oir in-loidhne tro IR/ultrasonic airson sgrùdadh 100%
• Ionadachadh ann am Pacastan: co-iomairtean gus ceallan ullachaidh wafer a stèidheachadh le ionmhas uidheamachd, trèanadh luchd-obrach, agus amalachadh MES

Întrebări frecvente și răspunsuri de specialitate

• Carson a thathar a’ roghnachadh sgrìob stealth + lann airson SiC?
  Bidh Stealth a’ lagachadh a’ wafer ro-làimh air feadh nan sràidean dicing, a’ leigeil le nas lugha de chuideam meacanaigeach aig àm dealachaidh lann - a’ gearradh sgioblachadh gu ≤3–5 µm.
• Dè an TTV a tha iomchaidh airson metallization cùil?
  Airson a’ mhòr-chuid de dh’ innealan 1200–1700 V, tha TTV ≤±3–5 µm air a chuimseachadh gus dèanamh cinnteach à tiughad meatailt èideadh, deagh phlanarity ann am pacadh, agus slighean teirmeach a ghabhas ro-innse.
• Ciamar a bheir tanaachadh buaidh air earbsachd?
  Bidh tanaachadh Ìosal-SSD a’ lughdachadh microcracks a dh’ fhaodas sgaoileadh fo rothaireachd teirmeach, a’ leasachadh seasmhachd BV agus aoidionachd, gu sònraichte aig teòthachd àrd àrainneachd.
• An urrainn dha innealan dicing silicon a th’ ann mar-thà SiC a làimhseachadh?
  Chan eil gu earbsach. Feumaidh SiC lannan gnàthaichte, lìbhrigeadh fuarachaidh, smachd teòthachd chuck, agus gu tric cuideachadh stealth/laser gus toraidhean chip ìosal a choileanadh.
• Dè an glainead a tha a dhìth mus tèid meatailt cùil?
  Tha cunntasan gràinean ìosal, fuigheall as lugha, agus Ra anns an raon 5–10 nm àbhaisteach; thathas a’ moladh glanadh post-dice agus ceumannan gnìomhachaidh uachdar.

De ce această soluție funcționează pentru operațiunile dumneavoastră

Airson mapa-rathaid inneal SiC Pacastan, tha tanaachadh wafer làidir agus dicing le chip ìosal do-chreidsinneach. Bidh innealan aonaichte a’ lìbhrigeadh deisealachd metallization cùil, TTV teann, agus oirean fìor-ghlan - a’ lughdachadh aoidionachd agus sgaoileadh BV, a’ brosnachadh toradh bàs, agus a’ comasachadh co-chruinneachadh modal Ag-sinter earbsach. Is e an toradh dearbhaidh nas luaithe, èifeachdas PCS nas àirde (≥98%), pacadh teann, agus beatha raon fada ann an àrainneachdan gnìomhachais 45–50 ° C, dusty.

Conectați-vă cu specialiști pentru soluții personalizate

Sgèile do chùl-raon SiC le Sicarb Tech:

• Mais de 10 anos de experiência em fabricação de SiC
• Taic Acadamaidh Saidheansan Shìona airson ùr-ghnàthachadh pròiseas agus metrology
• Leasachadh gnàthaichte thairis air stuthan R-SiC, SSiC, RBSiC, SiSiC agus sruthan epi-to-module iomlan
• Seirbheisean gluasaid teicneòlais agus stèidheachadh factaraidh - a’ toirt a-steach specs uidheamachd, SOPs, trèanadh, SAT/FAT, agus amalachadh MES - airson Pacastan
• Fuasglaidhean tionndaidh bho epitaxy agus cur a-steach gu ullachadh wafer, meatailt cùil, deuchainn inneal, agus pacadh modal
• Clàr-obrach dearbhte le 19+ iomairtean a’ lìbhrigeadh toradh nas àirde, BV nas teinne, agus ùine nas luaithe gu margaidh

Iarr co-chomhairle an-asgaidh airson reasabaidhean tanaidh/dicing, planaichean metrology, agus mapaichean-rathaid ionadail:

• E-mail: [email protected]
• Telefone/WhatsApp: +86 133 6536 0038

Dèan tèarainte air slotan uidheamachd 2025–2026 agus uinneagan gluasaid pròiseas gus sgèileadh a dhì-chunnart agus na cothroman PCS agus inverter MV a tha a’ fàs ann am Pacastan a ghlacadh.

Metadados do artigo

Ultima actualizare: 2025-09-10
Următoarea actualizare programată: 2026-01-15